자일링스, 생산성과 시스템 성능을 높여주는 PCI Express Gen3 표준용 통합 블록

자일링스 코리아(지사장 안흥식) 2012년 7월 3일? 자일링스는 버텍스®-7 FPGA에 내장된 PCI Express® x8

- 업계에서 손꼽히는 PCI Express Gen3 하드 블록과 1866 Mb/s DDR3 솔루션 선보여

자일링스 코리아(지사장 안흥식) 2012년 7월 3일? 자일링스는 버텍스®-7 FPGA에 내장된 PCI Express® x8 Gen3 용 통합 블록(integrated block)과 DDR3 외부 메모리를 이용한 설계 솔루션을 발표했다. 이로써 개발자는 PCI Express Gen3를 기반으로 하는 설계에 바로 적용 가능한 모든 기능 블록들을 가지게 되었다. PCI Express Gen3 표준용 자일링스® 통합 블록(Integrated Block)과 중간 속도 등급의 디바이스에서 1866Mb/s 고속 메모리 인터페이스를 지원함에 따라 개발자는 통신, 저장, 서버 애플리케이션 등에 필요한 높은 시스템 대역 폭에 맞춰 시스템을 설계할 수 있다. 

1866Mb/s DDR3 솔루션은 경쟁사 메모리 솔루션과 비교했을 때 40% 높은 성능으로, 중간 속도 등급의 디바이스에서 최대 메모리 데이터 속도를 제공한다. 또한, 자일링스는 개발자의 생산성을 높이기 위해, 버텍스-7 XT 디바이스에 싱글-루트 I/O 가상화(Single-root I/O virtualization)와 다기능 엔드 포인트(Multi-function end points)를 위한 내장 기능을 제공하여 데이터 센터와 클라우드 컴퓨팅의 새로운 요건들에 부응하게 하였다.



자일링스의 PCI Express 제품 매니저, 케탄 메타(Ketan Mehta)는 “고객들은 중간 속도 등급의 디바이스를 이용함으로써 최저 BOM 비용으로 고성능 PCI Express x8 Gen3 기반 설계를 구현하는데 필요한 여러 컴포넌트를 가지게 되었다.”며, “자일링스는 오토 어댑티브 DFE (Auto-Adaptive Decision Feedback Equalization)를 제공하며, 이는 연결된 링크를 자동적으로 최적화 하는 기능을 제공하는 업계 최고의 트랜시버 기술로 생산성을 최대한 높이고 있다. PCI Express Gen3 표준을 지원하는 고속 시리얼 트랜시버의 설치와 이용이 간소화됨에 따라 개발시간이 크게 단축된다.”라고 덧붙였다.   

버텍스-7 XT와 HT FPGA는 PCI Express Gen3 표준을 만족하는 하드IP 코어를 통합시킨 자일링스의 1 세대 올 프로그래머블(All Programmable) 디바이스이다. 킨텍스™-7과 버텍스-7 FPGA 모두 PCI Express 시스템 처리량를 극대화 해 주는 1866Mb/s DDR3 외부 메모리 인터페이스를 가지고 있다. 자일링스의 PCI Express Gen3 비디오는 기존의 PCI Express Gen3 시스템으로 버텍스-7 X690T FPGA에서 통합 블록을 실행할 수 있음을 보여주고 있다. 

PCI Express Gen3 표준용 통합 블록을 사용하지 않는 설계의 경우, 노스웨스트 로직(Northwest Logic) 과 PLDA 등 자일링스 얼라이언스 프로그램의 회원사들을 통해 소프트 IP 코어 지원을 이용할 수 있다.